世界のスーパーコンピュータとそれを動かす人々


9月 7, 2016

最後のITRSレポート、2021年を過ぎたらトランジスタは縮小しない

HPCwire Japan

Tiffany Trader

最後の国際技術ロードマップ(ITRS)が発行された。国際的な半導体専門家のグループによって共同で出版された複数の部分に渡る非常に詳細なレポートは、2030年までの半導体業界における技術的な課題と機会に関するガイダンスを提供している。主要な話題のひとつは、従来のトランジスタのスケール(より小さい設計サイズ)が2021年に経済的障壁にぶち当たると予測されているにも関わらず、ムーアの法則がしばらく継続するという主張である。

エクゼクティブ・サマリーでは、このレポートは「長生きのムーアの法則」のスタンスを頑なに守っており、メディアの間違いを指摘している:「ムーアの法則がどのくらい生き残れるかという質問が80年代から無限に行われ、5年から10年毎に出版物が、最も考えられない、’評価もされていない’ソースから、ムーアの法則の終わりが現れたと主張してきました。これら人騒がせな出版物にも関わらず、ひとつの手法が終わって、次のものが取って代わるようにひとつのスケーリング方法から次のものに遷移することで、トレンドは過去50年間衰えること無く継続しています。このコンセプトは、ひとつのスケーリング方法の終焉をムーアの法則の終焉であると誤って解釈するという安易な観測の理解を完全に逃れるものだった。前述したように、バイポーラトランジスタはPMOSに取って代わられ、PMOSはNMOSに、そしてまたNMOSはCMOSに取って代わられました。これはもはや機能しなくなり、3Dパワースケーリングが登場した際に、同等のスケーリングが幾何学的なスケーリングを成功させたのです。」

厳密な意味では、1965年にゴードン・ムーアによって行われた観察から転身した予言は、集積回路上のトランジスタの数が、18から24ヶ月毎に倍になるとことだったが、この「法則」はまた、より高速で、より安価な処理能力の省略形として使われている。それがこの二番目の解釈となると、10年前のデナードのスケーリングの損失によって、トランジスタの集積度が倍になっても著しく高い性能となることはない。

「コンピュータ業界がその仕事をするためにデバイスに依存ができたというバブルの中で我々は生きてきましたので、コンピュータ業界とデバイス業界はそれらの間に非常に素晴らしい壁を持っていました。その壁は2005年に実際に崩れ始め、その時以来、我々はより多くのトランジスタを持っていながら、本当にはそれほど良くないものとなったのです。」とIEEE Computer Societyの2015年の会長でIEEE Rebooting Computing Initiativeの副リーダーでもあるTom Conteが、IEEE Spectrumのインタビューの中で述べている。

ITRSは、業界がFinFETを離れgate-all-around (GAA)に向かっており、2019年のタイムフレームでは潜在的に垂直ナノワイヤに向かっていると予想している。これは、ゲート長のスケールがフィン幅と接触幅の限界に制約されているので必要となるだろう、と著者は述べている。このスケールで性能、信頼性および他の要件を維持するには材料のイノベーションが必要となる。例えば「高誘電率ゲート絶縁膜、メタルゲート電極、上昇させたソース/ドレイン、高度なアニーリングとドーピング技術、低誘電率素材です。」

2020年までに、設計サイズは数ナノメートルまで下がるだろう、その時点では、垂直スケールがより経済的になる。水平方向の空間が不足することへの「より明白な」ソリューションは、垂直に行くことである、と著者は述べており、このアプローチがすでにフラッシュ・メモリの領域で実証されていると指摘している。

「トランジスタが垂直に配置されていれば、トランジスタ基板を垂直方向に決め、次に複合ゲート構造を製造するために、それを一連の絶縁体と蒸着によって堆積された金属層で完全取り囲むことがより簡単にできるようになります。」とこのレポートは述べている。「この方法ではトランジスタの設置面積を縮小し、トランジスタを積み重ねて複数の層を作ることと合わせて、従来のムーアの法則トレンドを超えて、トランジスタの密度レベルを上げることができます。」

20160728-F1-ITRS-2015-transistor-structure-roadmap

さらにムーア

このレポートの第5章では「ムーアの法則」の課題についてフォーカスしており、ムーアの法則によってもスケーリングしない、機能性の改善の必要性について言及している。ムーアのスケーリングのメリットがあっても、システムのスケーリングは、例えば電力やインターコネクトの帯域幅によって制限されている。

著者はイノベーションをもたらす3つのアプリケーションを指摘している:

+ハイパフォーマンス・コンピューティング:一定の電力密度(熱による制約)でより高い性能(動作周波数)を目指す
+モバイル・コンピューティング:一定のエネルギー(バッテリーによる制約)とコストで、より高い性能(動作周波数)と機能性を目指す
+自律センシングとコンピューティング(モノのインターネット IoT):少ないリークと変動を目指す

このセクションは、PPAC(電力、性能、面積およびコスト)のスケーリングを維持するための、ロジックおよびメモリ技術の物理的、電気的、信頼性の要件について探っている。理想的には、ノード間スケーリングは2〜3年毎に次の「PPAC」値で増加するだろう:

+(P)erformance:性能。一定のエネルギーで最大動作周波数が30%以上減少
+ (P)ower:電力。指定された性能でスイッチング当たり50%以上エネルギーが減少
+ (A)rea:面積。50%以上の面積縮小
+ (C)ost:コスト。20%以上のウェファーコスト縮小、スケールダイでは35から40%ダイのコストが縮小

寸法的なスケーリングはより高速で、より高密度で、より低電力で、より高い機能性を維持するには十分ではない、とまとめており、ITRSレポートのこの章では、処理モジュール、ツール、材料特性、およびその他関連する技術に関する主要な課題分野に焦点を当てている。

ITRSの終わりに

ITRS 2.0 2015年版と題したこのレポートは公開される最後のものだ。グローバルなロードマップは1998年の第一版以来、ほぼ毎年更新されてきた。その前身である、全国半導体技術ロードマップは米国のトレードグループである半導体工業会(SIA)によって1993年に開始された。SIAの会員名簿には、インテル、AMD、IBMや多くの業界の重鎮達が含まれている。

ITRSの終了の説明として、ITRSの主要なスポンサーであるSIAは次のように述べている:「進化する研究ニーズと技術の課題に直面し、業界のリーダー達はITRSを終了し、半導体の研究を進め、次世代の半導体イノベーションをもたらすための新しい方法に進むことにしました。」

SIAは独自の研究の実施を継続し、また半導体研究会と協力していく。さらに、Rebooting Computingイニシアティブの一環として、IEEEは、デバイスとシステムのための国際ロードマップもしくはIRDSと呼ばれる、より一般的なロードマップ・プロジェクトを始めている。