新HPCの歩み（第260回）－2007年(m)－

Cray社はベクトル、マルチスレッド、FPGAのすべての技術をCray XT5 familyに統合すると発表した。IBM社のPOWER6は十進演算までサポートすると聞いてびっくりした。64ビット版のCell B.E.が発表された。IBM社はBlue Gene/Pを正式発表した。EUの規制当局はIntel社が独占的立場を利用してAMD社が顧客にアクセスすること妨げていると告発した。

アメリカの企業の動き

1) Cray社（XT4）
Cray社は、Cray XT3を増強するシステムをHoodというコード名（フッドHood山は、オレゴン州にある火山で州内最高峰。日系人はオレゴン富士と呼ぶ。）で開発してきたが、2006年11月18日にCray XT4を発表した。相互接続網はSeaStar2というルータに代えてプロセッサと1対1に設置した。OpteronのAM2ソケットを採用し、240ピンのDDR2メモリを採用した。サービスブレードやI/OブレードにはFPGAを用いている。

ORNLのJaguar XT3は、一部をXT4に置き換え、ピーク119 TFlops に増強された。相互接続はXT3のものを使用している。また、スイスの計算センターCSCSもXT3をXT4にアップグレードし、ピーク23 TFlopsを実現する計画であると4月に公表した。Top500から主要なCray XT4の設置状況を示す。

設置場所	システム	コア	Rmax	Rpeak	初出と順位
SNL	Red Storm, XT3/4 2.4/2,2 GHZ DC/QC	38208	204.20	284.00	2008/11 10位
ORNL	Jaguar－Cray XT4/XT3	23016	101.70	119.35	2007/6 2位
	Jaguar－Cray XT4, QC 2.1 GHz	30976	205.00	260.20	2008/6 6位
NERSC	Franklin－Cray XT4, 2.6 GHz	19320	85.37	100.44	2007/11 9位
	Franklin－Cray XT4, QC2.3 GHz	38442	266.30	355.51	2008/11 8位
ERDC DSRC（アメリカ）	Jade－Cray XT4, QC 2.1 GHz	8464	56.25	71.10	2008/6 29位
Tennessee大	Athena－Cray XT4, QC 2.3 GHz	17956	125.13	165,20	2008/11 16位
Edinburgh大（英国）	HECToR－Cray XT4, 2.8 GHz	11328	54.65	63.44	2007/11 17位
Cray社	Cray XT4, 1.8 GHz	4304	12.86	15.49	2007/11 103位
Cray社	Cray XT4, 2.2 GHz	2728	9.85	15.30	2007/11 161位
CSC（フィンランド）	Louhi－Cray XT4, 2.6 GHz	2024	8.88	10.53	2007/6 109位
	Cray XT5/XT4, QC 2.3 GHz	10816	76.51	99.51 102.00	2008/11 32位 2009/6 49位
Bergen大（ノルウェー）	Cray XT4 QC 2.3 GHz	5550	40.59	51.06	2008/11 66位
国立天文台（日本）	Cray XT4 QC 2.2 GHz	3248	22.93	28.58	2008/6 77位

（QC：quadcore）

 

2) Cray社（XT5 family、CUG）
引き続き、2007年11月6日には　Cray XT5が発表された。(HPCwire 2007/11/9)相互接続網のルータはSeaStar2+に増強された。XT4はブレード当たり、4個のdual core Opteronが搭載されているが、XT5のブレードにはdual coreまたはquad-coreのソケットが8個搭載可能である。年末までには出荷されるとのことである。12月4日、Cray社はデンマークの気象研究所から最初のXT5の注文を受けたと発表した。(Reuters 2007/12/4) Top500には出ていないようである。主要な設置場所は2008年のところに記す。

XT5のもう一つの特徴は、ベクトルプロセッサやFPGAのブレードを含むXT5hというアーキテクチャである。”h”はhybridを意味する。独立したベクトルコンピュータX1の後継機X2は、Black Widowというコード名で開発されていたが、結局スタンドアローンではなくXT5hシステムのブレードのオプションとして実現した。X2の1個のブレードは2ノードからなり、各ノードは4機の対称マルチプロセッサのベクトルプロセッサと32ないし64 GBの共有メモリからなる。各ノードは100 GFlopsのピーク性能を持つ。プロセッサ間はradix-64のfat treeで接続されている。XT5ｈシステムとはSeaStar2+相互接続網で結合されている。最大256枚のX2ブレードまで接続することができる。共有メモリで、Co-Array Fortran や Unified Parallel C (UPC)でプログラムすることができる。2004年のところで書いたように、DOEのNLCF計画では、Cray X2により、2006年には100 TFlops、2007年には250 TFlopsを実現することになっていた。筆者の見た範囲ではTop500に登場していない。

FPGAブレードはXR1と呼ばれ、Opteronの2対と、RPU (Reconfigurable Processor Unit)とはHyperTransportにより高速・低レイテンシで接続されている。これはこれまで販売されてきたCray XD1を置き換えるものである。PGAS (Partitioned Global Address Space)モデルに基づく言語CAF (Co-Array Fortran)やUPC (Unified Parallel C)をサポートする機構を装備している。

前項の表にあるEdinburgh大学のHECToR (High End Computing Terascale Resource)はHybrid Optionを採用する最初のマシンである。2008年8月、Cray X2 Black Widowベクトルノードが28個付加された。HECToRのところに書いたように、ピーク性能で63 TFlopsに対してベクトルでは2.87 TFlopsしか増えず、これを結合したLinpack性能は公表されていない。測定しなかったのか、測定したがよい結果が得られなかったのであろう。X2が全体としてどの程度商売になったかは不明である。

Mid-rangeのマシンとして、相互接続網を2次元トーラスに落としたXT5mというエントリマシンもあるようである。最大構成は6キャビネットまで。

Cray User Groupは、2007年5月7日～10日、Seattleにおいて“New Frontiers”と題したCUG 2007 meetingを開催した。

3) IBM社 (POWER)
2007年2月1日、IBM社はNOAA（米国海洋大気局）との2002年から9年間に及ぶ$224Mの契約の一環として、新たに2台（1台は予備機）のスーパーコンピュータの構築を完了したと発表した。正副2台で、1.9 GHzのPOWER5+プロセッサ16基を搭載するSystem p575サーバを160台用いる。ストレージは160 TB。(ITmedia 2007/2/1)

またITmediaによると、NASAは6月6日、Columbiaに代わる次世代スーパーコンピュータとして、IBM System p575+ (640 cores, Rpeak=5.6 TFlops)を採用したと発表した(HPCwire 2007/6/8)(Phys.org 2007/6/7)。2007年6月のTop500では、コア数640、Rmax＝4.18 TFlops、Rpeak＝4.86 TFlopsで、480位にランクしている。8月16日、北京の気象局もIBM System p575を入手したと発表した。

2006年2月のISSCC会議においてIBM社はPOWER6チップの予告を行った。2007年中に正式発表の予定で、4-5 GHzで動作するマルチコアチップとのことである。(ZDnet 2006/2/27) 2006年11月11日、カリフォルニア州San Joseにおいて、詳細の発表があった。4～5 GHzのdual core processorで、マルチメディア処理のためのAltiVec命令セットが搭載される。IBMとNERSCが共同開発し、POWER5をベクトル演算器のように動かすViVA (Virtual Vector Architecture)はASCI Purpleで使われたが、その改良版ViVA-2がPOWER6ではハードによってサポートされた。また十進演算をハードでサポートするということで、IBM mainframeの再来かと思った。

2007年5月21日に正式に発表され、2007年6月8日に3.5, 4.2, 4.7 GHzのチップが発売された。BlueGeneやCellと同様in-order実行である。(画像はWikipedia: POWER6) システム事業部長の武藤和博氏は、「4 GHzを超えたプロセッサはPOWER6のみ。これでもItaniumを買いますか？」と豪語した。2008年5月に5 GHzのPOWER6が発売される。

4) IBM社 (Blue Gene/P)
2007年6月26日、IBM社はBlue Gene/Pを正式発表し、3 PFlopsを実現すると豪語した。実働でも1 PFlopsとのことである。チップはquad-coreで、850 MHzで稼働するPowerPC 450コアを4個搭載している。チップのピーク性能は13.6GFlopsである。基盤には32個のBlue Geneチップが搭載され、ラックには32枚の基盤が設置される。72ラックを集めると、合計73,728 CPU(294,912コア)となり、演算性能が1,000兆回(1Peta FLOPS)を超える計算になる。1999年にBlueGene構想が初めて発表された時の目標は1 PFlopsであった。(CNET Japan 2007/6/26) (PC Watch 2007/6/26)(HPCwire 2007/6/29)

2007年11月に、最初のBlue Gene/PがドイツFZJ (Jülich研究センター) 納入された。ピーク性能は220 TFlopsであった。

2007年11月1日、米国DOEのANL (Argonne National Laboratory)とIBM社は445 TFlopsのBlue Gene/Pシステムを、ALCF (the Argonne Leadership Computing Facility、2006年に設立)に設置する契約を結んだ(HPCwire 2007/11/1)(ANL News 2007/11/9)。Top500から主要な設置先を記す。性能の単位はTFlops。

設置場所	システム	コア	Rmax	Rpeak	初出と順位
FZJ（ドイツ）	JUGENE－Blue Gene/P	65536	167.30 180.00	222.82	2007/11 2位 2008/6 7位
IBM Rochester	Blue Gene/P	16384	43.16 46.83 47.72	55.71	2007/11 24位 2008/6 38位 2009/11 100位
Daresbury Lab.（イギリス）	Blue Gene/P	4096	11.11	13.93	2007/11 122位
ANL	Intrepid－Blue Gene/P	163840	450.30	557.06	2008/6 4位
IDRIS（フランス）	Blue Gene/P	40960	112.50	139.26	2008/6 10位
EDF R＆D（フランス）	Frontier2 BG/L－Blue Gene/P	32768	95.45	111.41	2008/6 14位
Groningen大（オランダ）	Blue Gene/P	12288	35.12	41.78	2008/6 52位tie
MPI（ドイツ）	Genius－Blue Gene/P	12288	35.12	41.78	2008/6 52位tie
ORNL	Blue Gene/P	8192	23.41	27.85	2008/6 75位tie
BNL（アメリカ）	New York Blue－Blue Gene/P	8192	23.41	27.85	2008/6 75位tie

 

ANLのシステムが最大であるが、1 PFlopsには届かず、Rpeakでも0.56 PFlopsであった。

5) IBM社(Cell B.E.)
後藤弘茂のWeekly海外ニュース(PC Watch 2007/2/16)によれば、IBM、東芝、ソニー・コンピューターエンタテインメント(SCE)は、2月11日から米サンフランシスコで開催されている国際会議ISSCC (IEEE International Solid-State Circuits Conference) 2007において、現在サンプルが動作している65nm版Cell B.E.の技術の一部を明らかにした。最高で6 GHzのクロックで動作するがアーキテクチャは変わっていない。(HPCwire 2007/2/16) 3月12日、IBMはこの65 nm版のCell B.E.をNew YorkのEast Fishkillで量産を開始したと発表した(Phys.org 2007/3/12)(HPCwire 2007/3/12)。

4月26日、IBM社とブラジルのゲーム開発会社のHoplon Infotainment社と、Cell B.E.をIBMのmain frameと統合する共同プロジェクトを行っていることを発表した。目的は最先端の3Dシミュレーションとのことである。このプロジェクトが成果を挙げたかどうかは不明である。　

ドイツのJülich研究センターFZJ (Forschungszentrum Jülich)では、2007年の春からJUICE (Jülich Initiative Cell Cluster)が稼働している。これはCellプロセッサ（演算は32ビット）を24個と12 GBのRAMを搭載したブレードQW20を12枚搭載している。相互接続はMellanox 4x Infinibandカードと、24ポートのVoltaireスイッチである。Linpack性能は4.8 TFlopsとのことであるが単精度であろう。

2007年8月、米IBM社はCell B.E.を用いたBladeCenter QS21を発表した。日本では、2007年10月12日に発表し、26日に出荷が開始された。昨年発売したQS20と比べてブレードの厚さを半分とした。ブレード当たり3.2 GHzのCell B.E.を2基、メモリ2 GBを搭載し、ピーク性能は460 GFlopsである（内蔵HDDはなし）。ブレードを収めるシャーシには最大14枚収容可能なので、シャーシ当たりの最大性能は6.4 TFlopsとなる。高さ42Uのラックには4代のシャーシを搭載できるため、ラック全体では25.8 TFlopsのピーク性能である。OSとしては、これまでのFedoraに加えてRed Hatもサポートする。また、QS21におけるアプリケーションに対応した開発キット「IBM Software Development Kit（SDK） for Multicore Acceleration v3.0」も発表された。（日経エレクトロニクス 2007/10/12）(ITmedia 2007/10/12)

2007年9月15日各紙の報道によると、ソニーがCell B.E.の生産から事実上撤退し、その子会社ソニーセミコンダクタ九州の長崎テクノロジーセンター（長崎県諫早市）にあるシステムLSIの製造設備を、Cellを共同開発した東芝に来春に売却する方向で交渉していることがわかった。売却価格は1000億円程度と見られている。東芝がこれらを買い取り、ソニーと共同出資する新会社で借りて生産する案が有力で、実質的に東芝がソニーへの供給元となる。半導体国内最大手の東芝はシステムLSI事業の強化を狙う。その後2011年に、ソニーはCMOSイメージセンサの需要拡大を背景に、約500億円で買い戻すことになる。（東洋経済 2025/11/12）

6) IBM社（PowerXCell 8i）
以上は浮動小数演算が32ビット版のCell B.E.の話である。次は64ビット版のCell B.E.の話である。国際会議のところで述べたように、IBM社のBrian Flachsは、4月19日に横浜で開催されているCOOL Chips Xで“A 65nm SPE for a 1 Petaflop Super Computer”という招待講演を行った。この講演ではHPCに向けて倍精度の浮動小数点演算能力を高めた“Cell Broadband Engine”の改良版“Enhanced Broadband Engine”を紹介した。まずPPEとSPEの浮動小数演算器を64 bitに変更し、メモリコントローラの性能も向上した。これは2008年にLANLで運用を開始する予定のRoadrunnerで使用する予定のプロセッサである。64 bit演算は8 SPEでピーク102.4 GFlopsとなる。倍精度演算は高速化されたが、データは主記憶から4 GBのCellのメモリに持ってきて、そこからDMAで256 KBのLSに持って行かなければならない。プログラミングの複雑さは想像を絶するが、その分ハードは軽く、高いクロックで動作する。これを搭載したCell Blade Server QS22は2008年に発売される。（日経エレクトロニクス 2007/4/19）(Wikipedia:PowerXCell)

7) Intel社(x86)
Intel社は昨年quad-core Xeonを発表したが、2007年3月12日には、わずか50 Wで動作するquad-core XeonであるL5320 を L5310を発表した。それぞれ1.86 GHz と1.60 GHzで動作し、8 GBもの同一ダイ上のキャッシュを備えている。(Intel News Release 2007/3/12)(HPCwire 2007/3/16)

8月14日にはDP構成のサーバ/ワークステーション向けに、quad-core Inte Xeon プロセッサの新製品を発表した。動作周波数3 GHzで最上位モデルとなるX5365と、低消費電力モデルのL5335で、新たに仮想化機能の拡張が行なわれているとされる。出荷は同日より開始された。これらプロセッサは、既存の仮想化技術Intel Virtualization Technology（VT）に加え、32ビット版Windowsの仮想化の割り込み処理を改善するための新しいVT processor extensionを搭載する。また電力効率を高めるため、アイドル時の消費電力を最大で50％削減するシステム透過的な新しい省電力技術も備えている。（これらはすべてコード名：Clovertown）これでAMDに差をつけることができるか？(HPCwire 2007/8/17)(HPCwire 2007/8/31)

2007年8月16日、IBM社とSun Microsystems社は、x86を搭載したIBM System xサーバ上で、Solaris OSをサポートすると発表した。IBM社は、「顧客がx86ベースのSolarisに移行するのを支援するため、提携を拡大する」と説明している。

2007年9月18日にSan Franciscoで開催されたIDF (Intel Developer Forum)において、Coreマイクロアーキテクチャの後継であるNehalemマイクロアーキテクチャのプロセッサ2機を搭載した試作機が展示された。(HPCwire 2007/9/21)商品としては、2008年11月に発売されるCore i7が初めてである。

2007年11月11日、Intel社は45 nmプロセスによる（2ダイ構成の）省電力4コアXeon L5400シリーズ（コード名Harpertown）を発売した。(Wikipedia: Xeon)

8) Intel社(Itanium)
Intel社は2007年10月31日Santa Claraにおいて、エンタープライズ向け製品のXeonおよびItaniumの方針説明会を開催すると共に、同会場で最新のItaniumである“Dual Core Intel Itanium processor　9100 series”（開発コード名：Montvale」を発表し即日販売した。(Intel News Release 2007/10/31) 2006年7月に発表されたDual-Core Itanium 2 Processor 9000 (コード名：Montecito)に続く製品である。製造プロセスルールは90 nm、最高1.66 GHzの動作周波数、667 MHzのFSBを備え、104W以下の消費電力で動作する。2つのプロセッサとチップセットが同じバスに搭載された3ロードバスによって、エンタープライズおよびHPCでの使用において、優れた能力を発揮すると述べた。また、サーバの利用が低い時の消費電力を削減する新機能DBS (Demand Base Switching)により、エネルギーコストの低減にも寄与する。

9) Intel社 (Terascale)
2006年のところに書いたように、9月下旬、San Franciscoで開かれたIDF (Intel Developer Forum)において、Intel社のCTOのJustin R. Rattnerは、Terascale Computing Research Programを進めていることを発表していた。これは、商品そのものではないが、80個のRISCコア（x86とは非互換）をタイル上に並べ、垂直にメモリチップと直接結合するとのことである。

Intel社は2007年2月11日（米国時間）、“Terascale Computing Project”の詳細を明らかにした。同社は、2007年2月11日～15日の日程でカリフォルニア州San Franciscoで開催中の半導体技術関連の国際学会ISSCC 2007で、このプロジェクトに関する研究成果を発表した。Justin Rattnerはサンフランシスコにおいて、記者団を前に同プロセッサの試作品を公開したとのことである。将来のパソコンやサーバへの搭載に向けて、1 TFlopsの演算性能を備えるプロセッサを目指すプロジェクトである。最大5.67 GHzで動作とのことで、耳を疑った。80個のコアを搭載し、現在のMPUと同程度の消費電力でテラスケールの演算能力を実現する。ただし、製品としてリリースするまでには5年はかかるだろうとの見通しを述べた。まだ正式な名前の発表はなく、Teraflops Research chipとか、TerascaleとかNetwork-on-Chip (NoC)とか呼ばれている。コード名はPolarisとのことである。The Inquirerは“Meet Larrabee, Intel’s answer to a GPU — Hello CGPUs, goodbye Nvidia”などという記事を2月9日に載せているが、PolarisはVLIWであり、x86を拡張したLarrabeeアーキテクチャとは別のプロジェクトである。

ISSCCで発表したところによると、PEは、9ステージの単精度浮動小数点積和演算器(FPMAC)を2つ備え、命令キャッシュを3 KB、データキャッシュを2 KB備える。96 bit、最大8命令並列のVLIWアーキテクチャ、6-read、4-write、共用で32エントリのレジスタファイルを備える。ポート数は10で、2つのFPMACに対して4つのリードと2ライト、DMEMからのロードとストア、ネットワークからのパケットのセンド/レシーブを同時にスケジュールできる。チップ全体のトランジスタ数は1億、これに対してPEのトランジスタ数は120万ということなので、1億の全トランジスタのうち、PEだけで9600万トランジスタを使っていることになる。残りはI/OとPLL、TAGとなっている。ダイサイズは275 平方mm、PEのダイサイズは3平方mmである。細粒度のクロックゲーティングを実装しているほか、スリープトランジスタ、基板バイアス技術も実装し、省電力性能を高めている。

発表では、実サンプルの動作結果が示された。LAPACKの演算ルーチンをチップにマッピングし、動作を検証したところ、1 V、3.13 GHzで1 TFlops、1.2 V、4 GHzで1.28 TFlopsとなった。そして最大動作速度は5.67 GHzで1.81 TFlopsとのことだった。消費電力あたりの演算能力については、0.6 V、0.31 TFlops動作時に27 GFLops/Wを記録している。このときの消費電力は11 Wと見積もられている。（CNET Japan 2007//2/13）(MYCOMジャーナルの古林高氏の記事）

4月には北京で開催されたIDF (Intel Developer Forum)においてLarrabee製品を開発する意向を表明した(HPCwire 2007/4/20)。4月17日、Intel社はMulti-core University programを中国の37大学に提供し、将来のマルチコアに向けて学生を訓練すると発表した。さらに別の32大学にはマルチコアに関するカリキュラム、研究プログラムなどを提供する。Intel社は中国国内で「マルチコアプログラミングコンテスト」を開始し、優勝者には5万元（80万円）の賞金を与える。2008年からは、マルチコアカリキュラムプログラムを、アジアの235大学や世界中の400大学に広げる。(Intel News Release 2007/4/17)

後で述べるように、LarrabeeはSC09の基調講演で派手なデモを行った直後、2009年12月4日にLarrabeeの第1世代は商品としないと正式に発表した。

10) Intel社（45 nm、32 nm）
2006年1月、Intel社は世界で初めて45 nmの論理テクノロジSRAMを実現したと発表していたが、2007年1月26日（ITproによると米国時間27日）、Intel社は45 nmのプロセッサの量産技術を確立し、x86プロセッサにおいて従来より倍のトランジスタ密度を実現したと発表し、アメリカでは一般紙でもトップを飾った。このプロセスルールは、Intel Coreマイクロアーキテクチャの45nmプロセッサ系列（コード名Penryn）」に適用し、2007年度下半期から提供する予定。絶縁膜に、従来のSiO2ではなく、ハフニウム系のhigh-κ素材を用いることにより電流漏れを防ぐ。IBM-AMD連合も追随（2008年半ばに提供）と報じているが、どちらが先に実用化するか？(ITpro 2007/1/29)(HPCwire 2007/2/2)(ACS 2007/1/30)

Intel社は、2007年10月25日、アリゾナ州Chandlerにおいて、Fab 32と呼ばれる45 nmチップを量産できる工場が稼働したと発表した。(Intel Press Release 2007/10/25)

Intel社は11月11日（米国時間）に、これまでPenrynのコード名でよばれて来た45nmプロセスのプロセッサファミリーを正式発表した。デスクトップ向けのCore 2 Extreme QX9650 (3 GHz)、サーバやワークステーション向けのXeon X5482（3.2 GHz）などquad-coreを12モデルと、dual coreの3モデルなどである。FSBはCore 2 Extremeが1333 MHzで、Xeonは1333 MHか1600 MHz。L2キャッシュは、quad coreが12 MB、dual coreが6 MBである。(PC Watch 2007/11/12)

Intel社社長兼CEOのPaul Otelliniは9月18日、San Franciscoで開催されているIDF (Intel Developer Forum)において、32 nmのプロセステクノロジを実現し、2009年には生産を開始すると述べた。さらに、2012年には22nmプロセス、2014年には16nmプロセス、2016年には11nmプロセスを予定しているとのことである。(Intel Press Release 2007/9/18) (PC Watch 2007/8/20)

11) Intel社（独占禁止法）
Intel社は、各国から何度も独占禁止法違反の調査を受けてきたが、2007年7月27日、EUの規制当局はIntel社が独占的立場を利用してADM社が顧客にアクセスすること妨げていると告発した。Intel社は直ちに自社の行動は完全に合法的であり、機会があれば反論したいと述べた。EUによると、Intel社はx86プロセッサを使うコンピュータメーカに、AMDチップを使う生産ラインを遅らせるか中止することを条件にリべートを支払っている。Intel社は10週以内に返答を求められている。(NBC News 2007/7/27)(ABC News 2007/7/31) 2009年5月には、Intel社に対し€1.06B（当時のレートで約1380億円）の罰金を科した。（EU Press Release 2009/5/13）

12) AMD社（x86）
2007年2月11日～15日にSan FranciscoのMarriott Hotelで開催されたISSCC 2007 (2007 IEEE Solid-State Circuits Conference)において、AMDはquad-coreのOpteron（コード名　Barcelona）の詳細を明らかにした(HPCwire 2007/2/9)。後藤弘茂のWeekly海外ニュースによれば、Barcelonaは、従来のAMD CPUコアを拡張し、SIMD浮動小数点演算性能を倍増、命令フェッチ機能などを強化するとともに、L3キャッシュを追加、インタフェース回りを一新した。注目された消費電力はdual-coreとほとんど変化がないとのことであった。65nmテクノロジであるが、ダイサイズはかなり増えて283mm2である。メモリバンド幅が心配になった。　

Budapestは主としてWorkstation用であるが、Crayは新しいXT4に搭載することになっている。しかし量産が2007年の第4四半期にずれ込むことになり、2007年の収益には間に合わないこととなった(HPCwire 2007/6/8)。

Quad-coreのBudapest/Barcelonaは、最初8月発売の予定(Legit Reviews 2007/6/29)であったが、結局2007年9月10日に発売された。Budapest は 13xx シリーズで、Barcelona は 23xx と 83xx である。Budapestは1-way構成用であるが、Barcelonaは2-, 4-, 8-way構成が可能である。(HPCwire 2007/9/14)

新OpteronはHigh Endのスーパーコンピュータからは期待されていた。例えばテキサスのTACCのRangerはNSFからの$59Mを得たTrack 2のマシンで、Barcelonaを搭載し、ピーク500 TFlopsとなる予定であるが、Linpackがその75%出れば370 TFlopsとなり、Top500の1位を取る可能性がある。でも、11月のTop500の締め切り10月15日に間に合うのか。ORNLのJaguar XT4も1-way用のquad-core Opteron (Budapest)を待っている。入手できればピーク250 TFlopsとなる。Budapestの量産は2007年の第4四半期化2008年の第1四半期であろう（誰に聞くかで答えが違う）。(HPCwire 2007/9/14)(HPCwire 2007/10/5)

その後8月30日に独立調査機関Neal Nelson & Associatesが発表したXeonとの比較テストによれば、57ケース中36ケースではOpteronの方が高い電力効率を示したとのことである。(InfoWorld 2007/8/31)（HPCwire 2007/8/30）(EDN 2007/8/31)

Cray社は3月初め、今後低消費電力のAMD dual-core Opteron 1220 (103 W)および1218HE (68W)を将来のCray XT4に採用すると発表した (HPCwire 2007/3/9) 。

AMD社は2007年8月30日、x86アーキテクチャを拡張するSSE5 (Streaming SIMD Extensions version 5)を開発しているというニュースを発表した。SSE5は、これまでRISCアーキテクチャでしか利用できなかった3オペランド命令とFused Multiply Accumulate（FMA）命令の処理を取り入れた。SSE5には、約50の新命令が追加されている。(PC Watch 2007/8/30)しかしIntelのAVX命令との互換性を改善するために、実際には計画を変更し，2008年5月にそれぞれXOP, FMA4, CVT16と名付けられた拡張命令を発表する。この拡張命令は、2011年10月に発表されたBulldozerプロセッサで実装される。

またAMD社は、5月14日、Phenomと呼ばれるデザインによる新しいquad-coreプロセッサを2007年後半に発売すると発表した。これは4つのコアを1つのダイに納めた真のquad-coreであることが強調された。IntelのCore 2 Duoへの対抗製品と見られていた。(Channel Daily News 2007/5/14) 発売は2007年11月19日である。

2007年は、1年前と比較してAMDとIntelの立場が逆転し、価格競争や新チップのスケジュールの遅れで苦しむAMDと、Coreプロセッサと45nmのおかげで売り上げ、利益ともに増加するIntelという状況になった。諸行無常である。Intel社とのQuad-Core戦争については、Michael Feldmanも解説している(HPCwire 2007/8/17)。11月にはOpteronのTLB操作にバグが発見され、ある条件の下でデータキャッシュの完全性(integrity)に影響する。しばらくquad core Opteronの出荷が停止した。この遅れの影響はHPC分野で重大である。(HPCwire 2007/12/14)　一方、Intelは悠然と構え、Coreプロセッサのおかげで売り上げ、利益ともに増加した。(HPCwire 2007/12/14) (CNET Japan 2007/12/29)

13) AMD社（GPU）
AMD社は、昨年2006年7月にATI社を買収し、GPUを汎用コンピューティングに展開していくと発表した。2007年3月1日、AMD社はSan Franciscoにおける記者発表において”Teraflop in a Box”のデモを行った。これは、dual-coreのOpteronと新世代のAMD R600 Stream Processorsを搭載している。(phys.org 2007/3/1) (Endgadget 2007/3/3) 8月6日、San Diegoで開催されたSIGGRAPH 2007において、5種の高性能ATI FireGLグラフィックカード（FireGL V8650, FireGL V8600, FireGL V7600, FireGL V5600, and FireGL V3600）を発表した。

倍精度演算用のプロセッサとしては、2007年11月8日、AMD FireStream 9170 Stream Processorとそのソフトウェア開発キット(SDK) を発表した。ピーク性能は最大500 GFlops。出荷は2008年第1四半期の予定。(PC Watch 2007/11/9)(En gadget 2007/11/8)

次回は、アメリカ企業のその二、その他の企業の動き、企業の終焉など。HPCwire誌は、いったいいつまでx86アーキテクチャが続くのか、という問題提起を行っている。