HPCの歩み50年（第146回）－2007年(l)－

Cray社はベクトル・マルチスレッド・FPGAのすべての技術をCray XT5 familyに統合すると発表した。IBM社のPOWER6は十進演算までサポートすると聞いてびっくりした。64ビット版のCell B.E.が発表された。

アメリカの企業の動き

1) Cray社（XT4）
Cray社は、Cray XT3を増強するシステムをHoodというコード名（フッドHood山は、オレゴン州にある火山で州内最高峰。日系人はオレゴン富士と呼ぶ。）で開発してきたが、2006年11月18日に発表した。相互接続網はSeaStar2というルータに代えてプロセッサと1対1に設置した。OpteronのAM2ソケットを採用し、240ピンのDDR2メモリを採用した。サービスブレードやI/OブレードにはFPGAを用いている。

ORNLのJaguar XT3は、一部をXT4に置き換え、ピーク119 TFlops に増強された。相互接続はXT3のものを使用している。また、スイスの計算センターCSCSもXT3をXT4にアップグレードし、ピーク23 TFlopsを実現する計画であると4月に公表した。2007年11月のTop500から主要なXT4の設置を示す。

順位	設置場所	システム	コア数	Rmax	Rpeak
7	ORNL	Jaguar – Cray XT4/XT3, 2C 2.6 GHz	23,016	101.7	119.35
9	NERSC	Franklin – Cray XT4, 2C 2.6 GHz	19,320	85.368	100.464
17	Edinburgh大学（英）	HECToR – Cray XT4, 2C 2.8 GHz	11,328	54.648	63.4368
103	Cray社（米）	Cray XT4, 2C 1.8 GHz	4,304	12.86	15.494
157	Cray社（米）	Cray XT4, 2C 2.2 GHz	2,728	9.85	12.003
205	CSC(フィンランド)	Louhi – Cray XT4, 2C 2.6 GHz	2,024	8.883	10.525
352	Cray社（米）	Cray XT4, 2C 2.6 GHz	1,672	7.2164	8.6944

 

2) Cray社（XT5 family）
引き続き、2007年11月6日には　Cray XT5が発表された。相互接続網のルータはSeaStar2+に増強された。XT4はブレード当たり、4個のdual core Opteronが搭載されているが、XT5のブレードにはdual coreまたはquad-coreのソケットが8個搭載可能である。年末までには出荷されるとのことである。

XT5のもう一つの特徴は、ベクトルプロセッサやFPGAのブレードを含むXT5hというアーキテクチャである。”h”はhybridを意味する。独立したベクトルコンピュータX1の後継機X2は、Black Widowというコード名で開発されていたが、結局スタンドアローンではなくXT5ｈシステムのブレードのオプションとして実現した。X2の1個のブレードは2ノードからなり、各ノードは4機の対称マルチプロセッサのベクトルプロセッサと32ないし64 GBの共有メモリからなる。各ノードは100 GFlopsのピーク性能を持つ。プロセッサ間はradix-64のfat treeで接続されている。XT5ｈシステムとはSeaStar2+相互接続網で結合されている。最大256枚のX2ブレードまで接続することができる。共有メモリで、Co-Array Fortran や Unified Parallel C (UPC)でプログラムすることができる。2004年のところで書いたように、DOEのNLCF計画では、Cray X2により、2006年には100 TFlops、2007年には250 TFlopsを実現することになっていた。筆者の見た範囲ではTop500に登場していない。

FPGAブレードはXR1と呼ばれ、Opteronの2対と、RPU (Reconfigurable Processor Unit)とはHyperTransportにより高速・低レイテンシで接続されている。これはこれまで販売されてきたCray XD1を置き換えるものである。PGAS (Partitioned Global Address Space)モデルに基づく言語CAF (Co-Array Fortran)やUPC (Unified Parallel C)をサポートする機構を装備している。

上記の表にあるEdinburgh大学のHECToR (High End Computing Terascale Resource)はHybrid Optionを採用する最初のマシンである。現在はXT4であるが、2008年にX2ハードウェアを含むXT5hベクトルコンピュータのキャビネットを追加する予定とのことである。X2が全体としてどの程度商売になったかは不明である。

Mid-rangeのマシンとして、相互接続網を2次元トーラスに落としたXT5mというエントリマシンもあるようである。最大構成は6キャビネットまで。

3) IBM社 (POWER)
2007年2月1日、IBM社はNOAA（米国海洋大気局）との2002年から9年間に及ぶ$224Mの契約の一環として、新たに2台（1台は予備機）のスーパーコンピュータの構築を完了したと発表した。正副2台で、1.9 GHzのPOWER5+プロセッサ16基を搭載するSystem p575サーバを160台用いる。ストレージは160 TB。

またITmediaによると、NASAは6月6日、Columbiaに代わる次世代スーパーコンピュータとして、IBM System p575+ (640 cores, Rpeak=5.6 TFlops)を採用したと発表したが、実際には導入されなかったもよう。8月16日、北京の気象局もIBM System p575を入手したと発表した。

2006年2月のISSCC会議においてIBM社はPOWER6チップの予告を行った。2007年中に正式発表の予定で、4-5 GHzで動作するマルチコアチップとのことである。2006年11月11日、カリフォルニア州San Joseにおいて、詳細の発表があった。4～5 GHzのdual core processorで、マルチメディア処理のためのAltiVec命令セットが搭載される。IBMとNERSCが共同開発し、POWER5をベクトル演算器のように動かすViVA (Virtual Vectore Architechture)はASCI Purpleで使われたが、その改良版ViVA-2がPOWER6ではハードによってサポートされた。また十進演算をハードでサポートするということで、IBM mainframceの再来かと思った。

2007年5月21日に正式に発表され、2007年6月8日に3.5, 4.2, 4.7 GHzのチップが発売された。BlueGeneやCellと同様in-order実行である。同社システム事業部長の武藤和博氏は、「4 GHzを超えたプロセッサはPOWER6のみ。これでもItaniumを買いますか？」と豪語した。

4) IBM社 (Blue Gene/P)
2007年6月26日、IBM社はBlue Gene/Pを発表し、3 PFlopsを実現すると豪語した。実働でも1 PFlopsとのことである。チップはquad-coreで、850 MHzで稼働するPowerPC 450コアを4個搭載している。基盤には32個のBlue Geneチップが搭載され、ラックには32枚の基盤が設置される。72ラックを集めると、合計73,728 CPU(294,912コア)となり、演算性能が1,000兆回(1Peta FLOPS)を超える計算になる。

2007年11月に、最初のBlue Gene/PがドイツFZJ (Jülich研究センター) 納入された。ピーク性能は230 TFlopsであた。

2007年11月1日、米国DOEのANL (Argonne National Loboratory)とIBM社は445 TFlopsのBlue Gene/Pシステムを、ALCF (the Argonne Leadership Computing Facility、2006年に設立)に設置する契約を結んだ。

2008年11月のTop500から主要な設置先を記す(100位以内)。

順位	設置場所	システム	コア数	Rmax	Rpeak
6	ANL	Intrepid – Blue Gene/P Solution	163,840	450.3	557.11
12	Forschungszentrum Juelich (FZJ)	JUGENE – Blue Gene/P Solution	65,536	180.0	222.8
17	IDRIS France	Blue Gene/P Solution	40,960	112.5	139.3
25	EDF R&D France	Frontier2 BG/L – Blue Gene/P Solution	32,768	95.45	111.411
57tie	IBM Rochester	Blue Gene/P Solution	16,384	47.725	55.706
57tie	Max-Planck-Gesellschaft MPI/IPP	Genius – Blue Gene/P Solution	16,384	47.725	55.706
76	ASTRON/University Groningen（オランダ）	Blue Gene/P Solution	12,288	35.123	41.7792

 

5) IBM社(Cell)
後藤弘茂のWeekly海外ニュースによれば、IBM、東芝、ソニー・コンピューターエンタテインメント(SCE)は、2月11日から米サンフランシスコで開催されている国際会議ISSCC(IEEE International Solid-State Circuits Conference) 2007において、現在サンプルが動作している65nm版Cell B.E.の技術の一部を明らかにした。最高で6 GHzのクロックで動作するがアーキテクチャは変わっていない。3月12日、IBMはこの65 nm版のCell B.E.をNew YorkのEast Fishkillで量産を開始したと発表した。

4月26日、IBM社とブラジルのゲーム開発会社のHoplon Infotainment社と、Cell B.E.をIBMのmain frameと統合する共同プロジェクトを行っていることを発表した。目的は最先端の3Dシミュレーションとのことである。このプロジェクトが成果を挙げたかどうかは不明である。

ドイツのJülich研究センターFZJ (Forschungszentrum Jülich)では、2007年の春からJUICE (Jülich Initiative Cell Cluster)が稼働している。これはCellプロセッサ（32ビット）を24個と12 GBのRAMを搭載したブレードQW20を12枚搭載している。相互接続はMellanox 4x Infinibandカードと、24ポートのVoltaireスイッチである。Linpack性能は4.8 TFlopsとのことであるが単精度であろう。

2007年9月15日各紙の報道によると、ソニーがCell B.E.の生産から事実上撤退し、その子会社ソニーセミコンダクタ九州の長崎テクノロジーセンター（長崎県諫早市）にあるシステムLSIの製造設備を、Cellを共同開発した東芝に来春に売却する方向で交渉していることがわかった。売却価格は1000億円程度と見られている。東芝がこれらを買い取り、ソニーと共同出資する新会社で借りて生産する案が有力で、実質的に東芝がソニーへの供給元となる。半導体国内最大手の東芝はシステムLSI事業の強化を狙う。

以上は32ビット版のCell B.E.の話である。次は64ビット版のCell B.E.の話である。国際会議のところで述べたように、IBM社のBrian Flachsは、4月19日に横浜で開催されているCOOL Chips Xで“A 65nm SPE for a 1 Petaflop Super Computer”という招待講演を行った。この講演ではHPCに向けて倍精度の浮動小数点演算能力を高めた“Cell Broadband Engine”の改良版“Enhanced Broadband Engine”を紹介した。これは2008年にLANLで運用を開始する予定のRoadrunnerで使用する予定のプロセッサである。朴泰祐（筑波大）はこの講演に対し「倍精度の理論性能が4倍まで上がったのはいいが、on-chip local storageの容量も、内部バスのバンド幅も、外部バスのバンド幅も全部据え置きだと、アプリケーションの実効性能が出ないんじゃないの？」という質問を行った。陽的な時間発展解法では工夫すればどうにかなるかも知れない。

2007年8月、米IBM社は64ビット版Cell B.E.を用いたBladeCenter QS21を発表した。日本では、2007年10月12日に発表し、26日に出荷が開始された。昨年発売したQS20と比べてブレードの厚さを半分とした。ブレード当たり3.2 GHzのCell B.E.を2基、メモリ2 GBを搭載し、ピーク性能は460 GFlopsである（内蔵HDDはなし）。ブレードを収めるシャーシには最大14枚収容可能なので、シャーシ当たりの最大性能は6.4 TFlopsとなる。高さ42Uのラックには4代のシャーシを搭載できるため、ラック全体では25.8 TFlopsのピーク性能である。OSとしては、これまでのFedoraに加えてRed Hatもサポートする。また、QS21におけるアプリケーションに対応した開発キット「IBM Software Development Kit（SDK） for Multicore Acceleration v3.0」も発表された。

6) Intel社(x86)
Intel社は昨年quad-core Xeonを発表したが、2007年3月12日には、わずか50 Wで動作するquad-core XeonであるL5320 を L5310を発表した。それぞれ1.86 GHz と1.60 GHzで動作し、8 GBもの同一ダイ上のキャッシュを備えている。

8月14日にはDP構成のサーバ/ワークステーション向けに、quad-core Inte Xeon プロセッサの新製品を発表した。動作周波数3 GHzで最上位モデルとなるX5365と、低消費電力モデルのL5335で、新たに仮想化機能の拡張が行なわれているとされる。出荷は同日より開始された。これらプロセッサは、既存の仮想化技術Intel Virtualization Technology（VT）に加え、32ビット版Windowsの仮想化の割り込み処理を改善するための新しいVT processor extensionを搭載する。また電力効率を高めるため、アイドル時の消費電力を最大で50％削減するシステム透過的な新しい省電力技術も備えている。（これらはすべてコード名：Clovertown）これでAMDに差をつけることができるか？

2007年8月16日、IBM社とSun Microsystems社は、x86を搭載したIBM System xサーバ上で、Solaris OSをサポートすると発表した。IBM社は、「顧客がx86ベースのSolarisに移行するのを支援するため、提携を拡大する」と説明している。

2007年9月18日にSan Franciscoで開催されたIDF (Intel Developer Forum)において、Coreマイクロアーキテクチャの後継であるNehalemマイクロアーキテクチャのプロセッサ2機を搭載した試作機が展示された。商品としては、2008年11月に発売されたCore i7が初めてである。

7) Intel社(Itanium)
Intel社は2007年10月31日Santa Claraにおいて、エンタープライズ向け製品のXeonおよびItaniumの方針説明会を開催すると共に、同会場で最新のItaniumである“Dual Core Intel Itanium processor　9100 series”（開発コード名：Montvale」を発表し即日販売した。2006年7月に発表されたDual-Core Itanium 2 Processor 9000 (コード名：Montecito)に続く製品である。製造プロセスルールは90 nm、最高1.66 GHzの動作周波数、667 MHzのFSBを備え、104W以下の消費電力で動作する。2つのプロセッサとチップセットが同じバスに搭載された3ロードバスによって、エンタープライズおよびHPCでの使用において、優れた能力を発揮すると述べた。また、サーバの利用が低い時の消費電力を削減する新機能DBS (Demand Base Switching)により、エネルギーコストの低減にも寄与する。

8) Intel社 (Terascale)
2006年のところに書いたように、9月下旬、San Franciscoで開かれたIDF (Intel Developer Forum)において、Intel社のCTOのJustin R. Rattnerは、Terascale Computing Research Programを進めていることを発表していた。これは、商品そのものではないが、80個のRISCコア（x86とは非互換）をタイル上に並べ、垂直にメモリチップと直接結合するとのことである。

Intel社は2007年2月11日（米国時間）、“Terascale Computing Project”の詳細を明らかにした。Justin Rattnerはサンフランシスコにおいて、記者団を前に同プロセッサの試作品を公開したとのことである。将来のパソコンやサーバへの搭載に向けて、1 TFlopsの演算性能を備えるプロセッサを目指すプロジェクトである。同社は、2007年2月11日～15日の日程でカリフォルニア州San Franciscoで開催中の半導体技術関連の国際学会ISSCC 2007で、このプロジェクトに関する研究成果を発表した。最大5.67 GHzで動作とのことで、耳を疑った。80個のコアを搭載し、現在のMPUと同程度の消費電力でテラスケールの演算能力を実現する。ただし、製品としてリリースするまでには5年はかかるだろうとの見通しを述べた。まだ正式な名前の発表はなく、Teraflops Research chipとか、TerascaleとかNetwork-on-Chip (NoC)とか呼ばれている。コード名はPolarisとのことである。The Inquirerは“Meet Larrabee, Intel’s answer to a GPU — Hello CGPUs, goodbye Nvidia”などという記事を2月9日に載せているが、PolarisはVLIWであり、x86を拡張したLarrabeeアーキテクチャとは別のプロジェクトである。

ISSCCで発表したところによると、PEは、9ステージの単精度浮動小数点積和演算器(FPMAC)を2つ備え、命令キャッシュを3 KB、データキャッシュを2 KB備える。96 bit、最大8命令並列のVLIWアーキテクチャ、6-read、4-write、共用で32エントリのレジスタファイルを備える。ポート数は10で、2つのFPMACに対して4つのリードと2ライト、DMEMからのロードとストア、ネットワークからのパケットのセンド/レシーブを同時にスケジュールできる。チップ全体のトランジスタ数は1億、これに対してPEのトランジスタ数は120万ということなので、1億の全トランジスタのうち、PEだけで9600万トランジスタを使っていることになる。残りはI/OとPLL、TAGとなっている。ダイサイズは275 平方mm、PEのダイサイズは3平方mmである。細粒度のクロックゲーティングを実装しているほか、スリープトランジスタ、基板バイアス技術も実装し、省電力性能を高めている。

発表では、実サンプルの動作結果が示された。LAPACKの演算ルーチンをチップにマッピングし、動作を検証したところ、1 V、3.13 GHzで1 TFlops、1.2 V、4 GHzで1.28 TFlopsとなった。そして最大動作速度は5.67 GHzで1.81 TFlopsとのことだった。消費電力あたりの演算能力については、0.6 V、0.31 TFlops動作時に27 GFLops/Wを記録している。このときの消費電力は11 Wと見積もられている。(MYCOMジャーナルの古林高氏の記事による）4月にはIDF (Intel Developer Forum)においてLarrabee製品を開発する意向を表明した。4月17日、Intel社はMulti-core University programを中国の37大学に提供し、将来のマルチコアに向けて学生を訓練すると発表した。さらに別の32大学にはマルチコアに関するカリキュラム、研究プログラムなどを提供する。Intel社は中国国内で「マルチコアプログラミングコンテスト」を開始し、優勝者には5万元（80万円）の賞金を与える。2008年からは、マルチコアカリキュラムプログラムを、アジアの235大学や世界中の400大学に広げる。

後で述べるように、LarrabeeはSC09の基調講演で派手なデモを行った直後、2009年12月4日にLarrabeeの第1世代は商品としないと正式に発表した。

9) Intel社（45 nm）
2006年1月、Intel社は世界で初めて45 nmの論理テクノロジSRAMを実現したと発表していたが、2007年1月27日、Intel社は45 nmのプロセッサの量産技術を確立し、x86プロセッサにおいて従来より倍のトランジスタ密度を実現したと発表し、アメリカでは一般紙でもトップを飾った。絶縁膜に、従来のSiO2ではなく、ハフニウム系のhigh-κ素材を用いることにより電流漏れを防ぐ。IBM-AMD連合も追随と報じているが、どちらが先に実用化するか？

10) AMD社（x86）
2007年2月11日～15日にSan FranciscoのMarriott Hotelで開催されたISSCC 2007 (2007 IEEE Solid-State Circuits Conference)において、AMDはquad-coreのOpteron（コード名　Barcelona）の詳細を明らかにした。後藤弘茂のWeekly海外ニュースによれば、Barcelonaは、従来のAMD CPUコアを拡張し、SIMD浮動小数点演算性能を倍増、命令フェッチ機能などを強化するとともに、L3キャッシュを追加、インタフェース回りを一新した。注目された消費電力はdual-coreとほとんど変化がないとのことであった。65nmテクノロジであるが、ダイサイズはかなり増えて283mm²である。メモリバンド幅が心配になった。その後8月30日に独立調査機関Neal Nelson & Associatesが発表したXeonとの比較テストによれば、57ケース中36ケースではOpteronの方が高い電力効率を示したとのことである。

Quad-coreのBudapest/Barcelonaは2007年9月10日に発売された。Budapest は 13xx シリーズで、Barcelona は 23xx と 83xx である。初期のBarcelonaの一部に不具合があり出荷が中止され、2008年になって8ヶ月遅れで再開された。

AMD社は2007年8月30日、x86アーキテクチャを拡張するSSE5 (Streaming SIMD Extensions version 5)を開発しているというニュースを発表した。SSE5は、これまでRISCアーキテクチャでしか利用できなかった3オペランド命令とFused Multiply Accumulate（FMA）命令の処理を取り入れた。SSE5には、約50の新命令が追加されている。しかしIntelのAVX命令との互換性を改善するために、実際には計画を変更し，2008年5月にそれぞれXOP, FMA4, CVT16と名付けられた拡張命令を発表した。この拡張命令は、2011年10月に発表されたBulldozerプロセッサで実装された。

2007年は、1年前と比較してAMDとIntelの立場が逆転し、価格競争や新チップのスケジュールの遅れで苦しむAMDと、Coreプロセッサのおかげで売り上げ、利益ともに増加するIntelという状況になった。諸行無常ですね。

11) AMD社（GPU）
2007年3月7日、AMD社はSan Franciscoにおける記者発表において”Teraflop in a Box”のデモを行った。これは、dual-coreのOpteronと新世代のAMD R600 Stream Processorsを搭載している。8月6日、San Diegoで開催されたSIGGRAPH 2007において、5種の高性能ATI FireGLグラフィックカード（FireGL V8650, FireGL V8600, FireGL V7600, FireGL V5600, and FireGL V3600）を発表した。倍精度演算用のプロセッサとしては、2007年11月8日、AMD FireStream 9170 Stream Processorとそのソフトウェア開発キット(SDK) を発表した。ピーク性能は最大500 GFlops。出荷は2008年第1四半期の予定。

12) x86の将来
2007年2月始めにHPCwireに”The x86 Dynasty”という記事が出て、いったいいつまでx86アーキテクチャが続くのか、という問題提起を行っている。Intel 8086が登場したのは1978年であるから、すでに30年近い。だれも、おそらくIntelの開発者も、これほど長生きするとは思いもしなかったであろう。

最近の10年は、x86がHPC市場を飲み込みつつある。昨年AppleもPowerPCからIntelにプロセッサを変更した。もし、IBMがデスクトップの重要性を認識し、PowerPCの開発を早めていたら、歴史は違っていたかもしれない。問題はx86がいつかは首位を譲るのか、もしそうならどのように、ということである。2020年には、CMOS後のテクノロジで、x86に基づくterascaleプロセッサを使っている可能性はある。しかしどんな技術にも寿命があるので、teracaleの時代にはx86は残っていないかもしれない。命令セットがあまりにも複雑なので、32 nm以下のテクノロジには有利でない。

2015年から2020年までの間に、CMOSベースのシリコンデバイスは限界に達すると予想されている。それを克服するにはもっと効率のよいアーキテクチャが有利になる。そうなる前に、IntelやAMDはx86の遺産を捨てるかもしれない。IntelやAMDの技術者は優秀でワット当たりの性能を増大させているが、市場の要求はもっと大きい。

AMD社はATIを買収しCPU-GPUハイブリッドの方向に向かっている。これは厳密に言えばx86の互換性を破っている。汎用プロセッサにGPUコアを追加するという方向はCellも採用している。おそらく、x86に固執していては8コアが限界であろう。AMD社は2009年に投入予定のFUSIONプロセッサにおいて、GPUコアをCPUに統合し、同時に命令セットレベルでも統合しようとしているようである。

Intel社は、かつて2回もx86を超えようとした。1回はi860/i960チップ（Paragonなど）、もう1回はItaniumである。かつてのi860はうまくいかなかったし、Itaniumは可能性をまだ十分開花していないことを考えると、Intelでさえ自分の成功の犠牲者なのである。2006年に80コアのterascaleプロセッサを予告し、65 nmテクノロジで1億トランジスタを使い、98ワットで1 TFlopsのピーク性能を出すという。

Sun Microsystems社はUltraSPARC T1(コード名Niagara)により、単純化したプロセッサの方が汎用プロセッサよりずっと大きなスループットを実現できることを示した。T1プロセッサは、4-wayのマルチスレッドコアを8個搭載し、72ワットで32スレッドが動く。浮動小数演算は遅いのでHPC向きではないが。

最近設立されたSiCortex社は、HPC向けにMIPS64アーキテクチャのクラスタを製造している。MIPSアーキテクチャは単純なので、典型的なx86システムより2桁よいワット当たりの性能が出ると主張している。さらに、MIPS CPUは組み込みチップとして使われているが、組み込みシステムは多様性はあるが、それぞれ応用は限定されている。従ってかえってアグレッシブなマルチコア・マルチスレッド戦略をとることができる。

2007年中にx86王朝の終焉は来ないであろうが、その支配権を曇らせる動きは始まっている。10年もすれば、なんでこれまで単一のアーキテクチャに依存してきたかと不思議に思うようになるだろう。30年ものx86の支配は、コンピュータ技術の初期の歴史における異常な一時現象と見なされるであろう。

2017年末の今でもHPCでのx86の支配は続いている。すでに40年である。近い将来にARM王朝への交代はあるだろうか？

13) Sun Microsystems社（Intelとの提携）
2007年1月22日、Sun Microsystems社とIntel社と広範な戦略連携に合意したと発表した。Intel社がSolarisを基幹OSに採用し、OEMする、Sun社はXeonを使ったサーバを開発する。Sun社はTSUBAMEに見るように、これまでAMD Opteronサーバは作ってきたが、Intelプロセッサも使うということである。

Sun社はプロセッサにはXeon、OSにはSolaris、Windows、Linuxを搭載したサーバとワークステーションを提供していく計画である。また両社はSolaris向けに最適化した、4プロセッサ以上のシステムを共同開発する予定という。

提携の一環として、Intel社はSolarisのOEM契約に合意、Solaris OSを顧客に販売、サポートしていく。また独立系ソフトウェアベンダ（ISV）やシステムプロバイダーに対し、Solaris搭載Intelシステム向けソフトウェアの開発を呼び掛ける。

2007年8月16日、IBM社とSun Microsystems社とはx86上のSolarisについて合意ができたと発表した。すなわち、IBM社はx86-basedのIBM System x serverやBladeCenter server上に、Solaris OSを搭載するとのことである。これにより、顧客がx86-basedのSolarisに移行するための支援を行う。

AMD製プロセッサを搭載したコンピュータの生産も継続する予定ではあるが、AMD社にとって痛手ではないかという見方が有力であった。この直後の9月10日、Sun Microsystems社はquad-core Opteronを搭載したSun Blade X8440 Serverを発表している。

14) Sun Microsystems社（UltraSPARC）
Sun Microsystem社は、2007年1月にハイエンド用の次期UltraSPARCであるプロセッサ（コード名Rock）。がテープアウトの段階まで来たこと、最大で16コアを搭載し、2008年後半に提供予定であることが公表された。2008年2月のISSCC 2008では、16コアで最大32スレッドを並行実行し、アウト・オブ・オーダーを採用し、動作周波数2.3 GHzを実現するとされたが、提供時期は最適化のために2009年以降へ延期が発表された。結局開発は中止されたようである。

2007年4月、Sun Microsystems社と富士通は、共同開発したSPARC Enterpriseを共同で販売していると発表した。プロセッサはSPARC64 VIで、90 nmテクノロジにより2.4 GHzで動作し、2コア、マルチスレッドを採用する。OSはSolaris 10を搭載する。

2007年6月12日、Sun Microsystems社は、Solaris Express DeveloperEditionを発表し、マルチコア上での性能を向上させたと発表した。これは、Mozilla Firefox 2.0, Mozilla Thunderbird 2.0 beta 2, and StarOffice 8 update 6 softwareなどを含む。

同社は2007年8月7日、UltraSPARC T2（コード名Niagara 2）を開発したと発表した。8コアを搭載し、コア当たり8スレッド実行できる。UltraSPARC T2のSPECint/fp_rate2006が発表された。特に、1 wayでは、Xeon X5355,Itanium 2 9040、POWER6、Opteron 2222などと比較しSPECint/fp_rate2006のレコードを実現したと主張している。電力当たりの性能もかなり高い。 ,

ただ、経営状態は苦しいらしく、人員整理の発表もあった。

15) Sun Microsystem社 (Constellation)
同社は2007年6月25日、Constellation Systemと呼ばれるシステムを発表した。これはブレードサーバをMagnumという開発コード名のInfiniBand switchで結合したものである。MagnumはFat Treeで接続され、通常のスイッチより多い3456ポートも接続可能である。開発責任者はSun社の創立者の一人であるAndy Bechtolsheimである。ブレードサーバのプロセッサはAMDのOpteronチップでも、SunのUltraSPARCでも、IntelのXeonでもよい。

テキサス大学のTACC (Texas Advance Computing Center)は昨年NSFのTrack 2のシステムの予算を取ったが、Constellation Systemを構築している。ピーク性能は500 TFlopsで、11月のTop500に間に合えばトップが取れるかもしれないと「取らぬ狸」で盛り上がっていた。6月のドレスデンでのISC2007でMagnumが展示されていたが、あまりの巨大さにびっくりしたことをを覚えている。問題はAMDから十分な数のBercelonaプロセッサを調達できるかどうかのようである。

16) Sun Microsystems（その他）
同社は2007年6月12日、新しいSolaris Express Developer Editionを発表した。これはコンパイラと開発ツールを含む。Sun Studio 12と組み合わせて使う。

米Sun Microsystemsは2007年9月12日、米Cluster File Systems（CFS）のIPおよび資産の大半を買収すると発表した。CFSの代表的な製品であるオープンソースファイルシステム「Lustre File System」も含まれる。Sun社は、自社のHPCシステムにLustreを搭載するとともに、Lustreｎ技術をSun社のZFSファイルシステムやSolaris OSの開発に活用する。2010年にOracle社がSun社を買収したが、2010年12月、Oracle社はLustre 2.xの開発を中止し、Lustre 1.8を保守だけのサポートとしたため、ファイルシステムを開発するためのいくつかの組織が生まれた。

2007年8月23日、Sun Microsystems社はNASDAQ株式市場におけるticker symbolを、従来のSUNWからJAVAに変更すると発表した。27日の取引から使われる。

17) SGI社
昨年、連邦破産法第11章から脱出したSGI社はHPC分野での新しい開発を始めた。8月、Arizona大学はSGI Altix 4700を導入したが、これは2個のFPGIを載せたSGI RASC RC100ブレードを搭載している。FPGAはバイオインフォマティクスのBLASTを高速化するのに有効だったとのことである。11月にはRC200ブレードを発表した。

18) NVIDIA社
前年11月、NVIDIA社はGPU向けの統合環境CUDA (Compute Unified Deveice Architecture)の構想を発表したが、2007年2月16日、NVIDIA CUDA Software Developer Kit (SDK)および C-compilerのベータ版を公開した。CUDA技術は、GeForce 8800以降のNVIDIA Quadro Professional Graphics solutionsで利用できる。

2007年3月5日、同社は高度なグラフィックスのための、NVIDIA Quadro FX 4600, Quadro FX 5600, and NVIDIA Quadro Plex VCS Model IVを発売した。3月22日、NextComputing社は、dual-core Opteronを搭載する自社のパーソナル・スーパーコンピュータNextDimensionに、PTY Technoligies社の技術により、NVIDIA Quadro FX 4600を付加したと発表した。

2007年6月20日、同社はGeForce 8 (G8x)アーキテクチャのTeslaを発表し、HPCを直接に目指すことを発表した。これまでGeForceやQuadro製品をCUDAによりHPCのために利用することはできたが、本来PCやワークステーション上の可視化を目的としているので、HPCクラスタにスケールできるかは明らかでなかった。これによりNVIDIAは3本の製品ラインをもつことになった。GeForceはコンシューマおよび娯楽の可視化を、Quadroはプロの設計および創作を、そしてTeslaは伝統的なHPC応用を目指している。１Uラック型のTesla GPU Serveは、最大4個のG8xアーキテクチャのGPUを搭載し、最高で2 TFlops（単精度）の性能を提供する。ただしG8xベースのTeslaは32bit浮動小数のみに対応している。次のG9x世代では、1チップでTFlopsの性能(32 bit)を実現し64bit浮動小数演算もサポートするという。これは2009年11月6日に発表されたFermiアーキテクチャのC20xxで実現した。

2007年7月12日、Teslaの発売にあわせて、NVIDIA CUDA 1.0を正式に公開した。これはCコンパイラを含み、またCUDA BLASやFFTライブラリを搭載している。

7月16日には、MATLABのためのプラグインを公開した。

19) SiCortex社
2003年にMIPS64アーキテクチャに基づく省電力スーパーコンピュータ製造のために設立されたSiCortex社は、2007年1月5日元Cray社CEOであったJohn Rollwagenを取締役会長に迎えた。この会社は2009年5月に廃業した。

20) Tilera社
Tilera社は、2007年8月20日、64コアを持つTILE64プロセッサチップをStanford大学で開催されていたHOT CHIPS 19で発表した。同社は、MITのAnant Agarwal博士の研究成果を商品化するために2004年に創立された会社である。いくつかのベンチャーキャピタルなど（NTTを含む）から$100M以上の資金を調達した。同社は2014年、EZchip Semiconductorに買収された。

21) LSI Logic
2007年4月2日、ルーセント・テクノロジーの流れを組む、通信やストレージ向け半導体大手のAgere Systemsとの合併を完了し、LSIロジックからLSIコーポレーションへと社名を変えた。

22) Microsoft社
Microsoft Windows Vista（コード名Longhorn）は、遅れに遅れて、2006年11月30日にボリュームライセンス契約者に提供が開始され、2007年1月30日には全世界で発売された。2007年1月15日、コンピューターメーカー18社はMicrosoft Windows Vista対応機種を発表した。

1月25日Microsoft社は、当初Microsoft Windows Vista発売から2年後にサポート打ち切りを予定していたMicrosoft Windows XP Home Editionについて、サポート提供を2014年4月まで延長することを発表した。Vistaの評判がよくないと予想していたのであろうか。

23) Apple社
Apple Computer社は、2007年1月9日にApple社(Apple Inc.)と改称した。同社は2007年10月26日 に、 Mac OS X v10.5 (Leopard) を発売した。300以上もの新機能が搭載された。

24) D-Wave Systems社
2007年2月13日、カナダのD-Wave社はカリフォルニア州マウンテンビューのコンピュータ歴史博物館で3つの異なるアプリケーションを走らせたオリオンシステムを披露した。これはおそらく量子コンピュータおよび関連する設備に関する初の公開実演であった。

次回はヨーロッパや中国などの動きである。

(画像：Cray XT5　提供：オークリッジ国立研究所、米国エネルギー省）