HPCにおけるRISC-Vは、x86やArmの代替には程遠い

Agam Shah オリジナル記事

RISC-Vの設計者の1人は、このオープンアーキテクチャが性能面でライバルのチップアーキテクチャを上回るだろうと大胆に予測している。

カリフォルニア大学バークレー校のコンピュータサイエンス教授であるクルステ・アサノビッチ氏は、Supercomputing 2022会議の基調講演で、「（予測では）2〜3年後には、今まさに飛行中の設計で皆さんのアーキテクチャと利用できる性能を上回っているでしょう」と述べている。

しかし、スーパーコンピューティングの展示会場の参加者は、RISC-Vが高性能コンピューティングに対応できているかどうかについて懐疑的で、x86やArmに代わる主流の選択肢として準備が整っているとは言い難い状況であると述べている。

商用チップ企業は、RISC-Vが市場に大きな影響を与えるまで5年近く、あるいはそれ以上かかると現実的なスケジュールを見積もっている。

それでも、展示会場ではRISC-Vを支持する勢いがあり、参加者はこのアーキテクチャを無視することはできず、最終的にはHPCの主流になるであろうという点で意見が一致した。

RISC-Vはオープンチップアーキテクチャであり、ライセンスは無料である。顧客は独自の拡張機能を追加し、人工知能、モバイル、産業用アプリケーションを含む多くのアプリケーション向けにチップをカスタマイズすることができる。

SiPearl社のCEOであるフィリップ・ノットン氏がHPCwireに語ったところによると、RISC-Vはまだハイパフォーマンスコンピューティングのための有力な市場投入オプションではない。

このチップメーカーはRheaというArmベースのCPUを開発しており、これはヨーロッパで将来的にエクサスケールシステムに搭載される予定である。このチップは、Arm CPUをサポートするために29個のRISC-Vマイコンを搭載している。

SiPearl社は、国産プロセッサの開発を長期的な目標としている欧州連合からの資金提供によって誕生した。同じくEUから資金提供を受けているEuropean Processor Initiativeでは、独自技術であるx86やArmから脱却するために、RISC-Vを搭載したチップの開発に注力している。

2019年に設立されたSiPearl社は、エクサスケールのスーパーコンピュータの開発に携わる欧州のコンソーシアム向けに高性能なCPUを迅速に提供する必要があり、カスタマイズしたチップを開発するにはArmが唯一の選択肢だった。

RISC-Vが商業的に完成するのはまだ先だとノットン氏は述べ、このアーキテクチャをベースにしたチップを設計することに前向きであると付け加えた。それまでは、Armにはより信頼性の高いハードウェアとソフトウェアのエコシステムがあり、顧客に提供できるツールセットもある。

「私たち自身のRISC-Vチップは、HPCに本格的に取り組む必要があるので、なんとも言えません」とノットン氏は言う。

RISC-Vが出現すれば、Armはそれに反応し、何かをすることになるだろう、とノットン氏は言う。

インテル社は、バルセロナ・スーパーコンピューティング・センターと密接に協力して、スーパーコンピューティング用のRISC-Vチップを構築している。しかし、HPC向けのRISC-Vは「何年も先の話だ」とインテルのスーパーコンピューティンググループの副社長兼ジェネラルマネージャであるジェフ・マクベイ氏は言う。

BSCは、ヨーロッパのロードマップに性能の良いRISC-Vプロセッサを加えたいと考えており、新しいチップを実験してきた豊かな歴史を持っている。このスーパーコンピューティングセンターとインテル社との提携は、RISC-Vコアをチップレットに組み込むことに主眼が置かれている。

インテルの製造の将来は、チップレットを中心に展開され、チップのパッケージにCPU、GPU、I/O、メモリタイプ、電源管理などの回路を入れることができ、設計の柔軟性を高めることができるようになる。インテルは、2025年のタイムフレームに向けて、Falcon Shoresというサーバーチップを開発しており、これはインテルのGPUとx86 CPUの設計をチップレット形式で統合するものである。

BSCのパートナーシップは、Falcon Shoresの先にある、x86に代わる主要なCPUとしてRISC-Vを統合できるような将来のバリエーションを検討しているとマクベイ氏は言う。

RISC-VをHPCに導入するためには、チップの設計以外にもやるべきことがたくさんある、とマクベイ氏は言う。

「いずれ分かることです。コード移植、パフォーマンス、それらすべてに長い時間がかかりますが、将来の可能性はあると考えています」とマクベイ氏は語った。

RISC-Vの最も熱心な支持者は、ヨーロッパ向けに固有のチップを設計している学術研究者たちだ。

世界最速のスーパーコンピューターを保有するドイツのユーリッヒ・スーパーコンピューティングセンターは、RISC-Vを含む多くのアーキテクチャに関心を持っていると、ユーリッヒ研究所のRG次世代アーキテクチャおよびプロトタイプ担当のエステラ・スアレス氏は語った。

「私たちは、ソフトウェア開発において、少し上のレイヤーにいます。ハードウェアスタックがサポートされていることを確実にするのです」とスアレス氏は語った。

RISC-Vは、50命令以下という非常に小さなベースを持つモジュール式命令セットとして設計されている。レゴブロックのようにベースISAに張り付けることができるカスタムコア。RISC-Vの拡張性は、統合に依存するライバルと比較して、強みとして捉えられている。

国や地域によるチップの武器化が進み、欧州や中国ではRISC-Vをベースにした独自チップを作ろうという動きが活発になっている。米国は、中国への先端CPUやGPUの輸出を禁止している。また、米国はロシアへの半導体輸出を全面的に禁止しており、ヤドローなどの企業もRISC-Vの設計を進めている。

SC22での欧州プロセッサ・イニシアティブのブース

European Processor Initiativeは、AIなどの用途に向けたネイティブRISC-Vアクセラレータが、汎用CPUよりもはるかに早く登場することを期待している。

EPIの高性能アクセラレータ「EPAC」は、RISC-Vアーキテクチャを採用し、Semidynamics社が開発したAvispadoベクトル処理ユニットと、フランスのKalray社が開発したRISC-V CPUを搭載している。また、テンソルアクセラレータや、リコンフィギャラブルロジック用のFPGAも搭載している。

EPACの最初のバージョンは先月テープアウトし、後続のEPAC-2は2024年にロードマップに載っている。EPIのロードマップによると、EPAC-2はRhea 2チップとともに、2024年からヨーロッパのエクサスケールスーパーコンピュータに導入されることが目標とされている。

「本当に重要なのは、良いチップを作るために必要な知識の連鎖全体を構築するために、ヨーロッパから支援を受けることです。誰かがブラックボードのユニットで優れたアーキテクチャーのアイデアを出すだけでは十分ではありません」と、バルセロナ・スーパーコンピューティング・センターの上級研究員フィリッポ・マントヴァーニ氏は言う。

EPIで加速器開発のリーダーも務めるマントヴァーニ氏は、「より大きなポイントは、欧州の専門知識を発展させ、この地域の半導体エコシステムを繁栄させ、地域のチップ企業に利益をもたらすことです」と語った。

BSCと他の大学は、RISC-Vアーキテクチャに基づく高性能コンピュータ「Monte Cimone」の開発にも関与している。

Monte Cimoneクラスタは、4つのブレードに8つの計算ノードを搭載している。各ノードにはSiFive社のU740チップが搭載されており、最大周波数1.2GHzの64ビットU74コアを4つ搭載している。このシステムについて語った研究論文によると、SiFive HiFive Unmatchedボードであるシステムは、16GBのDDR4メモリ、1TBのNVMeストレージ、PCIe拡張カードを持っていた。

このシステムは、10年以上前のMont Blancシステムのように、アプリケーションとその性能をテストするために作られたもので、HPC環境におけるArmプロセッサのテストに使用さ れていた。現在、Armプロセッサは、日本の理化学研究所計算科学研究センターに配備されている「富岳」という世界で2番目に速いスーパーコンピュータに搭載されている。

Monte Cimoneの調査では、RISC-Vの導入が進み、ソフトウェアスタックが急速に成熟している一方で、「SoCの性能とコア数が、成熟したArmやx86コアと同等の性能を達成するには不十分であることが明らかである 」と指摘している。

ISAの開発を管理するRISC-V Internationalは、大手チップメーカーのバックアップを受けている。ISAはGoogleが開発中のTPUチップにも採用されており、IntelとSiFiveは、Intel 4プロセスで作られ、最新のDDR5メモリとPCIe 5.0インターフェイスをサポートしたHorse Creekというコンピューティングボードを公開した。

アサノビッチ氏は、歴史的なコンピューティングのトレンドがRISC-Vに有利であることを訴えた。DECのAlpha、IntelのItanium、OracleのSPARCなど、当時ハイパフォーマンスコンピューティングで広く使われていた命令セットが姿を消したのである。

x86やArmのような独自のチップ設計は、より多くのチップがカスタマイズされるにつれて、困難に直面する可能性があります。x86アーキテクチャは、統合に重点を置いた「ボード」時代を支配し、ArmはモデムやGPUを統合したモバイル時代を支配した。しかし、チップのカスタマイズが進むにつれ、企業は独自設計に将来を賭けることに反対し、RISC-Vはより経済的な意味を持ち、より多くのコンピューティング機能に拡張することができるようになった。

RISC-V Internationalは、HPCのための特別利益団体を推進しており、RISC-VにHPC機能を追加するプロジェクトが進行中だ。また、アカデミアや産業界からISAに貢献している人も多く、コミュニティーの努力の賜物となっている。

「10年後には128ビットのアドレスベースが必要になるため、128ビット版の草案もあります」 とアサノビッチ氏は言う。

今のところ、HPCはカスタムシリコンを正当化できるほど大きな市場ではないので、チップレットモデルは、合理的なコストでアクセラレータを搭載したチップを設計するのに役立つだろう。

「RISC-Vは必然だ」とアサノヴィッチ氏は言い、「イーサネットを考えてください。Linuxを考えてみてください。これがRISC-Vで起きていることなのです」と語った。